首爾大學提出 NAD 記憶體架構 整合 NAND Flash 與 DRAM 以提升傳輸效率
為何重要
NAD 記憶體架構提供了一種創新的架構思維，試圖透過架構層面的設計來消除傳統資料傳輸中的介面層造成的延遲，這對於追求高吞吐量的資料中心或智慧型終端裝置的記憶體管理有深遠的技術啟發。然而，此項技術目前仍停留在理論與論文階段，尚未包含實際的製程整合或商業化產品匯入，產業端短期內難以看到明顯的效能提升或市場利益。
背景脈絡
首爾大學的研究團隊發布了一篇名為「NAD Memory: A Hybrid Memory Device Combined with NAND Flash Memory and DRAM」的新技術論文，提出了一種將 DRAM 和 NAND Flash 緊密整合的混合記憶體架構，致力於解決跨記憶體資料傳輸的瓶頸。
重點事實
- 該架構透過移除傳統記憶體通訊所需的中介元件（I/O 緩衝器和資料匯流排），實現了直接且並行的資料傳輸。
- 技術論文已發表於 2026 年的 IEEE Access 期刊（第 14 卷）。
- 論文作者為 S. Kim, J. -H. Ahn, M. Koo 和 Y. Kim，DOI 為 10.1109/ACCESS.2026.3710576。