7 月產業部落格與技術論文回顧：洗牌 AI 運算定義與 3D-DRAM 架構進展
為何重要
隨著業界觀點轉向架構智慧與軟硬體 Co-design，AI 硬體發展正從單純的算力堆疊邁向系統級最佳化。DDR 與 3D-IC 技術的更新進度，將直接影響後 AI 時代的資料傳輸效能與封裝可行性，技術路徑的具體化有助於開發者與投資人評估相關技術商業化的時程與難度。
本回顧彙整業界觀點與近期多項技術論文，探討運算指標從原始速度轉向架構智慧的趨勢，以及 3D-IC、高 NA EUV 與新世代記憶體介面等關鍵議題。
- Synopsys 的 Greg Sorber 主張，下一代運算將由「架構智慧」以及軟硬體協同設計定義，而非單純的原始速度。
- Cadence 分析了最新的 DDR PHY Interface 6.0 規格，指出其重新聚焦於新世代記憶體，並更新了命令匯流排訊號串列命名與錯誤報告機制。
- Princeton University 發表論文提出基於硬體的 AI 效能動態節流方法。
- imec、KU Leuven、Samsung 和 Lam Research 聯合研究了具有氧化物半導體架構的單件堆疊式 3D-DRAM。