應用可靠性退化引數驅動更好的設計選擇
為何重要
這篇文章反映了 IC 設計正從單純的「功能驗證」轉向關注「可靠性導向設計」。隨著製程微縮，NBTI 與 PBTI 等退化機制日益嚴峻，該功能強化了 EDA 工具將複雜物理行為轉化為可操作設計指標的能力，這對於 Automotive 或高階儲存裝置等高壽命要求的產業至關重要，能有效降低後端復審風險。對投資人而言，這顯示 EDA 廠商正針對硬體挑戰進行工具深化，有助提升產品的競爭護城河。
Cadence 於 ADE Assembler 或 Artist 工具中推廣「可靠性退化引數」功能，旨在將應力與老化資料轉化為可量化的設計指標，協助工程師評估積體電路在長期使用後仍是否符合規格要求。
- ADE 工具利用
relxexpr表示式，允許使用者從龐大的可靠性報告中提取最大值、最小值或計數值，並非手動逐一瀏覽。 - 設計流程包含 Fresh、Stress 和 Aged 三個階段，分別模擬無退化、產生退化資訊與應用老化後的等效行為。
- 使用者可在輸出設定中定義規格，對應用於不同 Sweep 和 Corner 的退化數值進行 Pass/Fail 評估，提高設計定案信心。