從誤報到真實洞見：精煉 RDC 驗證以捕捉遺漏的 STA 場景
為何重要
此方法展示了驗證工具如何透過整合 STA 與智慧分類來解決驗證疲勞問題，對於日漸複雜的晶片設計團隊而言，能加速設計認證流程並降低漏抓實際漏洞的機率。這反映了 EDA 與驗證領域正從單純的檢測工具向更智慧的決策輔助演變。
隨著 SoC 架構日趨複雜且廣泛採用多個非同步重置，重置網域交叉驗證已成為確保設計可靠性的關鍵。然而，現有 RDC 驗證工具常因傳送端與接收端位於不同非同步重置網域而產生大量誤報，許多此類案例在實務上可透過 STA (靜態時序分析) 安全驗證，而不屬於功能性 Hazard。
- 現代 SoC 的複雜性與多位元非同步重置的使用增加了設計驗證的風險。
- RDC 工具常對跨越不同非同步重置網域的訊號產生過多誤報，導致工程師疲於排查。
- 研究提出一種利用智慧過濾與分類機制的精煉驗證方法，以區分真實的 Hazard 與安全的 Crossing。
- 新方法旨在減少驗證工作量並縮短設計驗證的結案時間。