合成最佳化暫存器的最終驗收
為何重要
確保大型晶片設計的 RTL 最佳化能順利達成 PPA 目標並通過驗收，是控制數億等級元件之耗散、效能與面積的關鍵。
在包含數億等級 gates 與數十個設計區塊的大型晶片中，如何確保 RTL 達成 PPA 目標並讓網表符合合約簽核品質，是設計驗證的重要課題。Synopsys 資深技術應用總監 Suresh Barla 解析了確保合成後的暫存器經過最佳化，以順利通過最終驗收的關鍵作法。
確保大型晶片設計的 RTL 最佳化能順利達成 PPA 目標並通過驗收，是控制數億等級元件之耗散、效能與面積的關鍵。
在包含數億等級 gates 與數十個設計區塊的大型晶片中，如何確保 RTL 達成 PPA 目標並讓網表符合合約簽核品質，是設計驗證的重要課題。Synopsys 資深技術應用總監 Suresh Barla 解析了確保合成後的暫存器經過最佳化，以順利通過最終驗收的關鍵作法。