Samsung 於 Hot Chips 2026 揭晉三階段 HBM 遠景，終極版 zHBM 將處理器置於 DRAM 下方
為何重要
Samsung 這項規劃從解決 HBM 散熱與 I/O 效能瓶頸切入，象徵著記憶體產業正從純平面製造向「運算+儲存」的 3D 整合邁進。對開發者而言，具備輕量運算能力的特殊記憶體晶片將改變未來 AI 晶片的設計邏輯與資料路徑最佳化方向；對產業投資人來說，這代表先進 HBM 生態將更加依賴邏輯製程與高階封裝技術的投入，是評估半導體後續供應鏈佈局的重要指標。
Samsung 於 Hot Chips 2026 發表 HBM 發展藍圖，旨在突破傳統平面限制並透過邏輯製程整合提升能效。從 HBM4 的 4nm 邏輯基板出發，Samsung 逐步將原本僅作介面的基板轉型為具備運算能力的子系統，最終目標是實現記憶體與處理器的真 3D 堆疊。
- Phase 1 採用「XPU 區域回收」策略，將大型 HBM PHY 介面改用 D2D 連結，並將記憶體控制器從 XPU 移至基板，同時引入 Heat Path Block (HPB) 將峰值溫度降低超過 35%。
- Phase 2 進一步於基板上增加 Processing Elements (PE)，並支援直接擴充 LPDDR 或額外 HBM，以延長資料頻寬並降低延遲。
- Phase 3 的 zHBM 消除 2.5D 介面，將處理器直接置於 DRAM 下方，預估 I/O 電力可削減約 70%，且因熱能考量，目標堆疊高度僅設為 4 層。