臺積電宣佈 2030 年起匯入 High-NA EUV，預期 A10/A11 製程率先採用
為何重要
High-NA EUV 的時間表從 2030 年明確至 2033 年的具體產能規劃，顯示出 Alder Lake 1x（N 系列）與 Highland Beach 1x（A 系列）之間的後繼者面臨更艱鉅的技術轉型壓力。 對於開發者與投資人而言，這意味著 AI 加速卡等高階晶片的市場佈局必須重新評估 2030 年起的生產鏈風險，臺積電若能順利克服 6x12-inch photomask 的業界共標挑戰，將繼續維持對 Intel 與 Samsung 的技術壁壘。
長期以來臺積電為了省下高達 4 億美元的掃描系統成本，一直試圖延後 High-NA EUV 的採用，但隨著產業技術挑戰升級，該公司現已公佈將在 2030 年開始量產此技術。
- 臺積電預計於 2030 年開始使用傳統 6x6-inch photomask 規格進行 High-NA EUV 量產，計畫在 2031 年建立 6x12-inch photomask 試產線，目標於 2033 年將大尺寸曝光系統引入先進製程。
- High-NA EUV 工具的單次曝光解析度可達 8nm，優於現行 Low-NA EUV 的 13nm，但受限於 photomask 曝光場域較小，製造超大晶片須面對曝光拼接的挑戰，臺積電正與 ASML 推動 6x12-inch 標準變更。
- 現行 2029 年的 A12 與 A13 製程仍維持傳統 EUV，而對於 2030 年後更複雜的 transistor architecture（如 GAA 或 CFET），1/1.1nm 等級的製程轉向 High-NA EUV 的可能性最高。