適用於多晶片元件的片上網路解決方案
為何重要
隨著 CPU 與加速器間的通訊型態從 random access 轉向 continuous streams，現有的 Cache Coherency 模型正成為限制多晶片系統效能的根本瓶頸。直接 NoC 連線若能克服協議不穩定的挑戰，將大幅提升汽車 AI 系統的頻寬利用率並降低延遲，這不僅重新定義了互連 IP 的市場需求，也是解決未來製造中晶片間延遲問題的關鍵方向。
隨著實體 AI（如自駕車、機器人）應用興起，晶片設計正從單體 SoC 轉向多晶片架構，但現有的協調共訪存協定無法有效處理加速器之間頻寬達 TB/s 等級的大規模資料串流。
- 現有協議以 64 位元快取行為單位，因為協定開銷（位址、排序資訊等）造成有效負載極低。
- 現有的 AxI Chip2Chip 或 AoU 等方案仍需在跨越晶片邊界時進行封包轉換，增加延遲且限制串流效能。
- 新架構提議允許 NoC 直接跨越晶片邊界運作，讓遠端晶片成為同一網路的一環，並透過虛擬通道維持多種流量類別的服務品質。