虛擬製造結合應力物理：解決 GAA 版柱通道應力非均勻問題
為何重要
這項研究突顯了在臺積電（TSMC）等大廠推動的 sub-5nm 與 AEP（Advanced Equivalent Process）技術中，單純靠幾何路徑已不足以解決物理不一致問題。EDA 工具若能精準模擬應力變異與 layout 的相互作用，將直接影響製造良率與堆疊執行器（stacked nanosheets）的可靠性，這對追求終端電路效能與漏電控制的硬體供應鏈至關重要。
GAA nanosheet（柵極接觸四周）電晶體在 sub-5nm CMOS 製程中，機械應力在各層堆疊通道間的分佈不均會改變載子遷移率和閥值電壓。研究證實透過精細控制頂層導體厚度與側向蝕刻引數，可有效解決這種物理變異。